05-STM32F1 - 串行通信SPI_热点关注

05-STM32F1 - 串行通信SPI

迪丽瓦拉

2025-05-30 15:17:05

0次

SPI

STM-SPI作为主机，从机
SPI的时钟，最高为Pclk/2，SPI1最高为36Mhz，SPI2最高为18Mhz。
SPI的四种模式 CPOL CPHA，数据帧8~16位，LSB,MSB
全双工，双向单线，单线

物理层

在这里插入图片描述

接口标准

序号	名称	说明
1	NSS	片选线，低电平有效
2	SCK	时钟信号线
3	MOSI	主设备输出，从设备输入
4	MISO	主设备输入，从设备输出

协议层

起始信号和停止信号

NSS 信号线由高变低，是SPI 通讯的起始信号。NSS 是每个从机各自独占的信号线，当从机在自己的NSS 线检测到起始信号后，就知道自己被主机选中了，开
始准备与主机通讯。在图中的标号处，NSS 信号由低变高，是SPI 通讯的停止信号，表示本次通讯结束，从机的选中状态被取消。

CPOL/CPOH

时钟极性CPOL：SPI 通讯设备处于空闲状态时，SCK 信号线的电平信号(即SPI 通讯开始前，NSS 线为高电平时SCK 的状态)。CPOL=0 时，SCK 在空闲状态时为低电平，CPOL=1 时，SCK 在空闲状态时为高电平，

时钟相位CPHA：数据的采样的时刻。当CPHA=0 时，MOSI 或MISO 数据线上的信号将会在SCK 时钟线的“奇数边沿”被采样。当CPHA=1 时，数据线在SCK 的“偶数边沿”采样。

SPI模式	CPOL	CPHA	空闲时SCK时钟	采样时刻
0	0	0	低电平	奇数边沿
1	0	1	低电平	偶数边沿
2	1	0	高电平	奇数边沿
3	1	1	高电平	偶数边沿

在这里插入图片描述

SPI基本结构

在这里插入图片描述

通讯引脚
时钟控制逻辑
数据控制逻辑
整体控制逻辑

NSS可以使用软件控制，其他引脚使用硬件SPI控制

时钟控制：波特率发生器：BR[2:0],控制SPI的时钟。CR1寄存器

数据控制逻辑：

SPI的MOSI及MISO都连接到数据移位寄存器上，数据移位寄存器的数据来源于接收缓冲区及发送缓冲区。

通过写SPI的数据寄存器DR把数据填充到发送缓冲区中。

通过读SPI的数据寄存器DR，可以获取到接收缓冲区中的内容。

其中数据帧长度通过DFF为配置成8位及16位。

模式：配置LSBFIRST位，可选择MSB先行还是LSB先行。

SPI初始化结构体

typedef struct
{uint16_t SPI_Direction;           uint16_t SPI_Mode;                uint16_t SPI_DataSize;           uint16_t SPI_CPOL;                uint16_t SPI_CPHA;               uint16_t SPI_NSS;                                uint16_t SPI_BaudRatePrescaler;  uint16_t SPI_FirstBit;          uint16_t SPI_CRCPolynomial;       
}SPI_InitTypeDef;